I følge designer Ted Smith vil det neppe skje.
Grunnen er en kombinasjon av design rundt FPGA signalprosessering og Smith's oppfatning av at det finnes et gyllent snitt mellom oppsampling og økt grad av jitter, dvs. økt oppsampling er ikke udelt positivt.